首页> 外文OA文献 >High-Level Synthesis of HW Tasks Targeting Run-Time Reconfigurable FPGAs

【2h】

High-Level Synthesis of HW Tasks Targeting Run-Time Reconfigurable FPGAs

机译：针对运行时可重配置FPGA的硬件任务的高级综合

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Maik Boden; Thomas Fiebig; Torsten Meißner; Steffen Rülke; Jürgen Becker;
展开▼
作者单位

展开▼
年度 2007
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Run-time management of systems with partially reconfigurable FPGAs [J] . Charitopoulos George, Koidis Iosif, Papadimitriou Kyprianos, Integration . 2017,第mara期

机译：使用部分可重新配置的FPGA的系统的运行时管理
2. Run-Time HW/SW Scheduling of Data Flow Applications on Reconfigurable Architectures [J] . Fakhreddine Ghaffari, Benoit Miramond, Francis Verdier EURASIP journal on embedded systems . 2009,第期

机译：可重配置架构上的数据流应用程序的运行时硬件/软件调度
3. Run-Time HW/SW Scheduling of Data Flow Applications on Reconfigurable Architectures [J] . Fakhreddine Ghaffari, Benoit Miramond, Fran?ois Verdier EURASIP journal on embedded systems . 2009,第1期

机译：可重配置架构上的数据流应用程序的运行时硬件/软件调度
4. High-Level Synthesis of HW Tasks Targeting Run-Time Reconfigurable FPGAs [C] . Boden, M., Fiebig, . 2007

机译：针对运行时可重配置FPGA的硬件任务的高级综合
5. Implementation of Long Short-term Memory Neural Networks in High-level Synthesis Targeting FPGAs [D] . Rao, Richa. 2020

机译：在靶向FPGA的高级合成中长短期记忆神经网络的实施
6. A Survey on FPGA-Based Sensor Systems: Towards Intelligent and Reconfigurable Low-Power Sensors for Computer Vision Control and Signal Processing [O] . Gabriel J. García, Carlos A. Jara, Jorge Pomares, 2014

机译：基于FPGA的传感器系统的调查：面向用于计算机视觉控制和信号处理的智能且可重新配置的低功耗传感器
7. A Flexible System Level Design Methodology Targeting Run-Time Reconfigurable FPGAs [O] . Nouvel Fabienne, Berthelot Florent, Houzet Dominique 2008

机译：针对运行时可重配置FpGa的灵活系统级设计方法

High-Level Synthesis of HW Tasks Targeting Run-Time Reconfigurable FPGAs

著录项

引文网络

相似文献

相关主题

期刊订阅